招聘公告詳情

聯芸科技（杭州）股份有限公司

2025屆校園招聘簡章

【公司簡介】

聯芸科技於2014年11月在中國杭州濱江創建，公司專注於數據管理相關芯片的研究及產業化。公司總部位於杭州
，在上海/廣州/深圳/蘇州/成都設有從事研發、市場和技術支持等分支機構。公司以數據管理
、通用ip、soc芯片為核心研發方向
，是目前國際上為數不多掌握數據存儲管理芯片核心技術企業之一。公司推出的係列化數據存儲主控芯片
、aiot信號處理及傳輸芯片可廣泛應用於消費電子


、工業控製、數據通信
、智能物聯等領域。

【薪酬福利】

公司為員工提供有行業競爭力的薪酬和完善的福利保障：

?各式福利：五險一金

、補充商業保險、帶薪年休假、福利年休假、晚餐補貼、高溫補貼、生日/結婚/生育/過節等禮金；

?生活品質：年度福利體檢、團建津貼、員工俱樂部、公司周年慶
、年會等豐富多彩的活動
；

?人才激勵：年終獎
、核心人才長期激勵
、即時激勵、榮譽獎勵等。

【人才理念】

? 公司成立以來，高度重視人才隊伍建設，重視人力資源管理機製和製度的建設完善，建立並實行適應市場需求、切合公司實際的人才政策
，有力地保證了公司事業的健康快速發展。

? 公司為您提供與優秀的人一起共事、參與最新產品開發、接觸最前沿技術的機會，與公司一起成長，誠征有識精英加入！

【導師製度】不用擔心進入聯芸後手足無措，我們將為每一位新員工配備導師，您的日常學習和工作將由他(她)悉心指導
，幫助您高效的完成從校園人才到企業精英的華麗轉變。

【人才培養】入職培訓、公司層麵的培訓、部門內部的專業培訓與導師日常的悉心指導相結合。員工活動一角

公司地址及簡曆投遞郵箱如下。郵件主題：姓名-學校-崗位-地點
，請附上本碩成績單
，以免影響簡曆篩選

【杭州】浙江省杭州市濱江區阡陌路459號聚光中心a座2層/c座6層/7層

簡曆接收郵箱：

【蘇州】蘇州工業園區金雞湖大道1355號國際科技園四期a0601-a0604

簡曆接收郵箱：

【成都】成都市天府新區興隆街道湖畔路北段715號4號樓601、602號

簡曆接收郵箱：

【廣州】廣州市黃埔區科學大道18號芯大廈b2棟801室

【深圳】深圳市龍華區民治街道中梅路安宏基天曜廣場1棟a座25層

簡曆接收郵箱：

校招崗位

歡迎電子、微電子
、集成電路、計算機、數字信號處理、通信
、電氣、測控、儀器儀表、自動化、軟件等相關專業，畢業時間為2025年1月-2025年12月之間的同學投遞！

2025屆聯芸科技校招崗位信息

2025屆數字電路設計工程師

主要職責：

1. 負責soc top設計集成，包括io mux，clock reset 等

2. 負責soc總線設計集成，包括axi
，ahb，apb等各類內部總線

3. 負責soc 功耗控製設計

4. 負責各類核心ip的設計和維護，包括主機高速接口ip，存儲介質控製ip，糾錯算法ip，安全算法ip，混合信號數字ip，cpu等

5. 負責各類database對中後端的交付

任職要求：

1. 本科及以上學曆
，電子
、微電子
、集成電路、數字信號處理
、通信、計算機等相關專業；

2. 掌握紮實的數字電路基礎知識
；

3. 能熟練使用verilog/vhdl編程語言及前端相關的eda開發工具；

4. 熟練使用tcl、perl、python、makefile等腳本語言優先考慮。

工作地點：杭州、成都、蘇州

2025屆數字電路驗證工程師

主要職責：

1. 負責超大規模數字電路ip/soc級前端驗證工作；

2. 負責驗證環境的搭建
、仿真、調試；

3. 負責測試用例的編寫、執行，協助設計工程師修複bug；

4. 負責回歸測試、覆蓋率收集和分析；

5. 支持fpga/asic板上調試，支持芯片量產工作及解決客戶問題。

任職要求：

1. 本科及以上學曆
，電子、微電子、集成電路、數字信號處理、通信、計算機等相關專業；

2. 掌握紮實的數字電路基礎知識；

3. 熟練使用verilog/systemverilog/shell/perl/python/c語言；

4. 熟悉uvm驗證方法學者優先。

工作地點：杭州、成都

2025屆數字中端設計工程師

主要職責：

1. 負責模塊級的綜合實現；

2. 負責模塊級dft spec的定義；

3. 負責模塊級dft架構設計和實現；

4. 負責提供dft相關sdc，協助後端工程師進行dft相關時序收斂。

任職要求：

1. 本科及以上學曆，微電子、電子、計算機、通訊
、電氣工程等相關專業
；

2. 熟悉perl/python/tcl基本腳本編程語言；

3. 理解芯片的生產流程與封裝
；

4. 對sdc/upf有一定的了解；

5. 對綜合和dft工具有一定了解。

工作地點：杭州

2025屆數字後端設計工程師

主要職責：

1. 負責芯片從rtl到gds的設計，包括floorplan/powerplan/cts/postroute等；

2. 完成物理驗證，形式驗證，基於cpf/upf lower power檢查，功耗分析；

3. 完成靜態時序分析和ir/em的signoff工作。

任職要求：

1. 本科及以上學曆，微電子
、電子、計算機、通訊、電氣工程等相關專業；

2. 熟悉使用主流eda工具進行後端設計流程；

3. 熟悉linux,shell/perl/python基本腳本語言；

4. 有相關後端設計經驗優先。

工作地點：杭州

2025屆模擬電路設計工程師

主要職責：

1. 負責模擬ip的設計與仿真，包含但不限於serdes/ddr/pll/adc/ldo/io-esd等ip電路設計；

2. 負責模擬ip的測試指導與相關文檔撰寫
、更新
、維護；

任職要求：

1. 碩士及以上學曆，電子
、微電子、集成電路等相關專業
；

2. 具備模擬電路的基礎知識和分析能力；

3. 熟悉基礎模塊的基本原理、設計技巧及關鍵參數，如opa/cmp/osc/ldo等；

4. 熟悉模擬layout基礎知識
，有layout繪畫經驗者優先考慮
；

5. 熟練使用模擬電路設計相關eda軟件；

6. 良好的英語口頭、書麵應用能力和良好的文檔撰寫能力；

7. 有設計實習經驗者優先考慮；

工作地點：杭州、成都

2025屆模擬版圖設計工程師

主要職責：

1. 配合模擬電路設計工程師繪製analog ip full custom layout；

2. 版圖的drc
、 lvs、perc 驗證；

3. 寄生參數抽取；

4. lef 生成。

任職要求：

1. 本科及以上學曆，熟悉linux/unix 基本操作；

2. 了解基本高頻模擬電路結構及工作原理如pll
、dll
、bandgap、 io等優先考慮；

3. 熟悉深亞微米cmos工藝版圖設計規則55nm/40nm/28nm/16nm 優先考慮

；

4. 熟練使用版圖設計eda工具進行版圖設計、驗證及參數提取
；

5. 具有良好的英文閱讀能力，準確理解pdk等英文文檔。

工作地點：杭州
、成都

2025屆ic cad工程師

主要職責：

1. 負責芯片設計相關流程及工具的開發和維護；

2. 為芯片設計團隊提供技術支持和解決方案。

任職要求：

1. 碩士及以上學曆

，計算機、電子
、通信等專業；

2. 熟悉linux操作係統；具有ic設計及流程等背景知識；

3. 具有shell/python/tcl/c/skill等編程經驗。

工作地點：杭州

2025屆嵌入式軟件開發工程師

主要職責：

1. 負責自研芯片的軟件開發，以及相關功能的驗證；

2. 負責芯片應用/驗證方案和係統解決方案的開發；

3. 負責相關軟件文檔的編寫。

任職要求：

1. 本科及以上學曆
，電子
、通信、控製
、測控、計算機、儀器儀表等相關專業；

2. 熟練應用c語言（c/c++語言）
，良好的編程習慣；

3. 有嵌入式軟件開發經驗者優先，如risc-v，arm, stm32, msp430 等嵌入式係統開發；

4. 熟悉基礎外設 i2c/spi/uart
，了解 arm 指令和有linux驅動或應用開發經驗者優先
；

5. 有電子競賽獲獎經曆者優先。

工作地點：杭州、成都
、廣州、

2025屆嵌入式ai開發工程師

主要職責：

1. 負責ai算法實現和優化；

2. 負責ai模型工程化部署；

3. 負責ai和其他算法方案對比分析；

4. 負責前沿算法技術和應用方案研究。

任職要求：

1. 碩士及以上學曆

，計算機/電子/通信等相關專業；

2. 熟練使用python/c/c++
，有良好的編程習慣
；

3. 掌握深度學習
、熟悉非深度學習算法，有跟蹤、分割、行為分析等項目經曆者優先；

4. 具有有嵌入式軟件開發經驗
、linux/rtos應用開發經驗者優先；

5. 具有asic或者fpga經驗者優先。

工作地點：杭州

2025屆嵌入式軟件測試工程師

主要職責：

1. 參與固件相關特性設計並給出可測試性設計(design for test/debug)相關的需求
；

2. 負責固件相關特性測試方案設計、測試用例開發和自動化開發。

3. 參與失敗問題分析和定位
，參與性能問題的調優。

4. 負責固件部軟件工程能力建設如持續集成、各種靜態、動態工具的分析和引入等。

任職要求：

1. 本科及以上學曆，電子
、控製、測控
、通信
、計算機、儀器儀表等專業
；

2. 對c、python等語言有一定的基礎

，並有較強的代碼能力；

3. 有較強的問題分析能力和邏輯思維能力；

4. 具有軟件工程能力(持續集成工具、各種靜態
、動態語言分析檢查工具、xunit/gtest等測試框架)，對軟件開發過程有了解可以擇優錄取
；

工作地點：杭州

2025屆存儲介質工程師

主要職責：

1. nand flash特性研究；

2. nand flash讀錯誤恢複算法研究。

任職要求：

1. 碩士及以上學曆，電子、通信、計算機、數學、物理、材料等專業
；

2. 有良好數學基礎或者物理基礎優先考慮；

3. 了解nand flash基本特性者優先考慮；

4. 有perl/python等腳本基礎者優先考慮；

5. 有固態存儲相關項目經驗者優先考慮。

工作地點：杭州、廣州

2025屆糾錯算法工程師

主要職責：

1. ecc（比如ldpc）/security（比如aes）/scramble等ip算法設計與性能評估。

任職要求：

1. 碩士及以上學曆，電子、通信、計算機、數學等專業

；

2. 有良好數學基礎或者通信編碼基礎優先考慮；

3. 了解常見ecc編碼算法（如ldpc、rs、bch等）或常見安全加解密算法（如aes、sm4、rsa
、sha等）者優先考慮。

工作地點：杭州

2025屆信號與數據處理算法工程師

主要職責：

1. 負責信號和數據處理算法的開發
、優化和工程化部署；

2. 負責定點模型設計和驗證；

3. 負責前沿算法技術和應用方案研究
；

任職資格：

1. 碩士及以上學曆，電子、通信、計算機等專業優先
；

2. 至少能夠使用一種工具進行建模和編程；

3. 具有嵌入式軟件開發經驗、linux/rtos應用開發經驗者優先

；

4. 具有asic或者fpga經驗者優先；

工作地點：杭州

2025屆係統硬件工程師

主要職責：

1. 負責公司芯片的硬件方案設計、器件選型、電路設計與調試等硬件開發工作

；

2. 負責原型產品的硬件調試
，並協同驅動開發進行聯調。負責公司硬件方案的debug及優化工作；

3. 負責對接大客戶的導入工作，對整個方案導入的硬件方案部分負責

；

4. 撰寫需求分析文檔
，輸出需求規格書、產品設計原型方案；

5. 了解、收集、分析競品功能和方案
、最新技術動態等，輸出有市場競爭力的硬件產品方案
；

6. 幫助解答客戶技術問題，協助其他部門進行必要的技術對接。

任職要求：

1. 本科及以上學曆，電子、控製、通信、計算機等專業優先；

2. 熟練掌握cadence等原理圖與pcb設計工具
；

3. 熟悉掌握模擬電路
、數字電路、電源設計等硬件設計基礎；

4. 熟練使用示波器等調試設備和烙鐵
、熱風槍等焊接工具；

5. 有arm等嵌入式處理器
、視頻產品硬件開發經驗者優先
；

工作地點：杭州

2025屆 si/pi仿真工程師

主要職責：

1. 負責對pcb與package 進行si與pi仿真以及指導；

2. 借助仿真以及測量工具，參與係統級phy io
，serdes io，power等的debug；

3. 協助和參與指導硬件工程師完成係統級方案的信號與電源的設計驗證；

4. 參與pcb層麵高速信號布局布線標準文件開發
，支持快速保準化開發

；

5. 協助ic高速並行和串行phy io 的開發與驗證
，提供pcb係統級信號的支持；

6. 學習並參解決與ic量產係統級方案碰到的問題
，如emc，熱設計等；

7. 學習與完善sipi知識：高速io板級行為，phy測試驗證方式，ic package信號考慮，串並行總線電氣協議.

任職要求：

1. 碩士及以上學曆，電子、控製、通信、計算機等專業優先；

2. 有硬件電子類設計和調試工作經曆；

3. 了解並能快速學習使用仿真工具(hfss circuit/ads/cadence sigrity/sigxplorer/hspice等)；

4. 對於高速信號與電源完整性有一定了解；

5. 對於高速示波器有一定的操作基礎.

工作地點：杭州

2025屆生產計劃工程師—pmc

主要職責：

1. 負責收集和整理市場銷售預測
；

2. 根據市場預測，負責計劃排產和原材料采購；

3. 對接osat廠，負責製令單下達、交期跟蹤和異常協調等；

4. 負責生產數據及庫存的統計。

任職要求：

1. 本科及以上學曆，電子信息，計算機等相關理工科專業；

2. 熟練操作office辦公軟件；

3. 抗壓能力強，具備較強的溝通協調能力；

4. 責任心強
、誠信、細心，做事積極主動。

工作地點：杭州