1
、負責芯片從邏輯綜合後網表到芯片Tape-out全過程。包括芯片的布局布線，靜態時序分析
，時序庫和物理庫的建立
，寄生參數提取和物理驗證；完成芯片封裝


；2
、負責芯片後端/版圖設計驗證環境的建立
；3、參與定製版圖設計；4、負責與foundry交互，包括PDK， Design library，Tape-out。任職要求：1
、本科及以上學曆，計算機
、電子工程、微電子及相關專業；2、五年以上模擬、數字IP和SoC版圖和後端設計經驗及成功流片經驗；3、精通SoC芯片的各種約束條件下的布局布線
、時序控製，時序分析、功耗分析
，參數提取、版圖處理等工作；4、熟悉CMOS半導體工藝及版圖層次結構；熟練使用腳本語言perl、tcl 等工具
；5
、熟練掌握各種後端SoC設計EDA工具，具有較強的時序和功耗分析分析能力

；6、具有SDRAM或Flash版圖經驗設計者優先
；7、具有良好溝通能力和團隊精神，良好的文檔編輯與處理能力。 職能類別：數字後端工程師